Parametric Test
把工艺波动变成数字
Parametric test (PCM / WAT) 通过测量专用测试结构的 DC 参数 （Vth、Ion/Ioff、Rs、C、Vth·σ...），实时监控 Fab 工艺稳定性。 是SPC 统计过程控制和良率管理的基础。
什么是 Parametric Test？
Parametric Test 是不测产品本身，而测产品旁边的测试结构。 这些结构位于晶圆的切割道 (scribe line) 上， Fab 工程师通过它们判断"工艺是否稳定"。
📌 别称与定义
| 术语 | 缩写 | 含义 |
|---|---|---|
| PCM | Process Control Monitor | 工艺监控测试，最常见的称呼 |
| WAT | Wafer Acceptance Test | 晶圆验收测试，台积电等代工厂常用 |
| Parametric Test | — | 通用名称，测 DC 参数 |
| SPQC | Statistical Process Quality Control | 强调 SPC 统计方法 |
Parametric vs Functional Test
两者都"测芯片"，但目的、对象、时机完全不同。
| 维度 | Parametric Test (PCM) | Functional Test (FT) |
|---|---|---|
| 测试对象 | 切割道上的测试结构 | 实际产品 die |
| 测量什么 | DC 参数（Vth, Ion, Ioff, Rs, C） | 数字功能（逻辑、时序、协议） |
| 目的 | 监控 Fab 工艺稳定性 | 筛出故障 die |
| 数据用途 | SPC、Cpk、wafer map | pass/fail、speed bin、量产良率 |
| 每 wafer 测多少 | 5–10 个测试点 × 几十结构 | 每片 wafer 上万个 die 全测 |
| 频率 | 每批次 / 每天 | 每片 wafer 都测 |
| 工具 | Keithley 4200 / Agilent B1500 | Teradyne / Advantest ATE |
测试结构长什么样？
一个 PCM 测试结构就是一个微缩版的晶体管， 配 4 个 pad（S / G / D / Body），用 SMU (Source Measure Unit) 灌电流、测电压。
MOSFET 测试结构
最常见的 PCM 结构，可测几乎所有核心 DC 参数。
14 个最常测的 DC 参数
这些参数决定一颗晶体管"是否合格"，每条都对应一种工艺问题。
| 参数 | 符号 / 单位 | 测量方法 | 反映的工艺问题 |
|---|---|---|---|
| 阈值电压 (NMOS) | Vth_n (V) | Id-Vg 曲线，外推法 | 沟道掺杂、栅氧厚度 |
| 阈值电压 (PMOS) | Vth_p (V) | 同上（反向电流） | N-well 掺杂、栅氧 |
| 饱和电流 | Idsat (μA/μm) | Vg=Vd=Vdd 时 Id | 迁移率、串联电阻 |
| 线性电流 | Idlin (μA/μm) | Vg=Vdd, Vd=0.1V | 迁移率（更纯） |
| 关断漏电 | Ioff (nA/μm) | Vg=0, Vd=Vdd | 短沟效应、GIDL |
| 亚阈值摆幅 | SS (mV/dec) | log(Id)-Vg 斜率倒数 | 界面态密度 |
| DIBL | DIBL (mV/V) | Vth_lin - Vth_sat | 短沟道效应强度 |
| 击穿电压 | BV (V) | Id 突然增大的 Vd | 掺杂浓度、结深 |
| 多晶硅方块电阻 | Rsh_poly (Ω/□) | van der Pauw 结构 | poly 掺杂浓度 |
| 金属方块电阻 | Rsh_metal (Ω/□) | 同上 | 金属膜厚、合金 |
| 接触电阻 | Rc (Ω) | Contact chain (CKC) | 接触孔质量 |
| 互连电阻 | R_inter (Ω) | Via chain | Via 填充、对准 |
| MIM 电容 | C_mim (fF/μm²) | CV 测 @ 1 MHz | 介质厚度、均匀性 |
| 栅氧完整性 | GOI / Qbd | 恒压应力至击穿 | 栅氧可靠性（与可靠性挂钩） |
Wafer-level Parametric Map
切换 6 种典型空间分布模式 + 调整 σ + 调整 mean—— 观察晶圆地图、直方图和 Cpk 如何联动响应。
LSL = 0.400 V · USL = 0.500 V
Target = 0.450 V (Spec 中点)
Cp / Cpk：工艺能力指数
Cpk 衡量工艺是否稳定且居中。 业界共识：Cpk > 1.33 才算合格的量产工艺。
公式
// Cp = 工艺窗口 / 6σ (反映"散布"——只与 σ 有关) Cp = (USL − LSL) / (6 × σ) // Cpk = 实际离 spec 边界的距离 / 3σ (反映"居中") Cpk_u = (USL − μ) / (3 × σ) // 上限方向 Cpk_l = (μ − LSL) / (3 × σ) // 下限方向 Cpk = min(Cpk_u, Cpk_l) // Cp 高但 Cpk 低 = 工艺很稳但没居中 // Cp = Cpk 时 = 工艺居中
📊 Cpk 行业解读
| Cpk | 能力等级 | DPM 估算 | 典型应用 |
|---|---|---|---|
| < 1.0 | 能力不足 | > 66,000 | 不可量产 |
| 1.0 – 1.33 | 临界 | ~ 1,000 – 66,000 | 工艺开发期 |
| 1.33 – 1.67 | 合格 | ~ 1 – 1,000 | 成熟量产 |
| 1.67 – 2.0 | 优秀 | < 1 | 汽车 Grade-1+ |
| > 2.0 | 卓越 | << 1 | 汽车 Grade-0 |
SPC 控制图与 Western Electric Rules
SPC (Statistical Process Control) 用时序控制图监控工艺漂移。 Western Electric 规则是最常用的失控判据。
· Rule 1: 任一点超 ±3σ
· Rule 2: 连续 9 点在同一侧
· Rule 5: 连续 3 点中有 2 点超 ±2σ
六种典型 wafer map 模式
不同的工艺问题在 wafer map 上留下不同的"指纹"。工程师通过模式识别快速定位 root cause。
① 随机分布
工艺稳定，无系统偏差
② 边缘高值
边缘刻蚀/沉积不均
③ 中心高值
CMP 不均 / 边缘曝光过强
④ 环形分布
刻蚀等离子体不均
⑤ 线性梯度
光刻剂量 / 温度梯度
⑥ 局部聚集
污染/缺陷成簇
🔍 模式 → Root Cause
| 模式 | 可能原因 | 检查点 |
|---|---|---|
| 边缘异常 | 边缘刻蚀速率不同、夹具阴影 | ESC 电压、气体分布 |
| 中心异常 | CMP 压力不均、喷嘴堵塞 | CMP 头压力分布 |
| 环形 | 等离子体边缘效应、ring 沉积 | chamber 清洁历史 |
| 梯度 | 光刻剂量 / 焦距不均 | 扫描仪 dose map |
| 聚集 | 局部污染、颗粒、雾滴 | KLA 扫描 |
| 扇形 | 机械扫描缺陷、齿轮磨损 | 扫描仪机械状态 |
PCM 测试完整流程
从机台接到 wafer 到数据入 SPC 系统。
Wafer 装载
自动 prober 把 wafer 从 cassette 取出，装到 chuck 上。
对准
光学识别 notch / flat，定位坐标 (0, 0)。
Site 选择
读 GDS map，按预设坐标找到 5–10 个 PCM 测点。
针接触
探针卡下降到 pad，建立 Kelvin 连接（4 线制）。
SMU 测试
按测试程序灌电流、测电压，扫 Id-Vg / Id-Vd 曲线。
数据归档
写入 fab 数据库，自动生成 SPC 控制图与告警。
主要 PCM 测试设备
参数测试的精度需求极高——fA 级电流、μV 级电压。
| 设备 | 厂商 | 关键能力 |
|---|---|---|
| Parameter Analyzer | Keysight (B1500A, 4156C) | 工业标准，SMU 集成，fA 级精度 |
| Parameter Analyzer | Keithley (4200A-SCS) | 模块化，强在 Ultra-Fast 测量 |
| Prober | FormFactor / MPI / TEL | 自动 wafer 装卸，nm 级定位 |
| Switch Matrix | Keysight / Keithley | 把多个 SMU 接到多个 pad |
| Thermal Chuck | FormFactor / Temptronic | -55°C ~ 300°C 控温 |
| Probe Card | FormFactor / MJC / Cohu | 定制针布局，针对每个产品 |
一次真实的良率改善
PCM 数据怎么帮助快速定位工艺问题？
📖 案例：Vth 漂移导致良率突降
- Day 1：FT 良率从 92% 跌到 78%。
- Day 2：查看 PCM 数据 → NMOS Vth 上升 30mV，Cpk 从 1.8 跌到 0.9。
- Day 2 分析：wafer map 显示边缘 Vth 显著偏高。
- Day 2 根因：离子注入机的边缘 dose 校准漂移，注入剂量比中心高 8%。
- Day 3：校准注入机 → Vth 恢复正常 → Cpk 回到 1.7 → FT 良率回到 92%。
- 总计：用 PCM 数据，2 天内定位并修复。不用 PCM 可能要 1 周以上。
💡 关键洞察
Parametric test 是 Fab 的"心电图"。
良率突降的第一信号通常来自 PCM 数据，FT 数据滞后 1–2 周。
顶级 Fab 的 PCM 测试覆盖：每片 wafer 5–10 个 site × 50–100 个参数，
每天处理上百万数据点。
记住这张卡片
测结构（不是产品）→
测 DC 参数（Vth / Ion / Ioff / Rs / C）→
Wafer Map（看空间分布）→
Cpk（看工艺能力）→
SPC（看时序稳定性）→
提前发现工艺异常
parametric test = process control via test structures